文献综述（或调研报告）：
DCO是一种输出振荡频率完全通过数字控制字调节的振荡器，它在很多领域均有应用，如无线通信，时钟信号的产生，数据恢复等。按照结构不同，可以分为环形数字控制振荡器和电感电容型数字控制振荡器
海外长期以来开展了全数字锁相环和数振荡器的研究，其中德州仪器（TI）的研究成果较为先进，在90nm和65nmCMOS工艺上，使用不同的结构实现了全数字锁相环的完整功能和仿真。TI的结构非常复杂却非常符合全数字的想法，它的输入以及输出全部都从模拟信号转换成了数字信号，因此，虽然结构上看起来复杂了，但是工作原理上却相对简单。首先，锁相环的目标输出被转化为数字信号，叫做频率控制字（FCW），从理论上来说，它是一个十进制数，但是拥有了较多的小数位。鉴频鉴相器在这里的作用相当于一个加法器，它对FCW和实际输出频率经过分频处理后的序列进行加法运算，以得到误差量。这个误差量的值将输入到一个累加器中，其功能类似于传统锁相环中的电荷泵。之后数字滤波器对累加器的输出结果进行滤波。DCO的控制单元再将经过滤波之后的结果转化为原始调谐字（NTW）在这些过程的基础之上，最后还需要再进行一次乘法运算来减小DCO的各种非理想效应。最终输出被除以二，再输进计数器和时间数字转换模块（TDC）来识别输出频率中的“整数”和“小数”部分，测量出来的结果反馈到鉴频鉴相器，这样，就完成了一次完整的环路信号传输流程，经过一段时间，稳定后环路会锁定在FCW要求的输出频点上。[1]-[4]
近年来对LC-DCO的研究日趋增多，国内外均取得了一系列研究成果。目前对于LC-DCO的研究主要集中在相位噪声理论，低相位噪声DCO设计与实现以及高调谐线性度设计
学术界对与压控振荡器的相位噪声理论研究已经较为深入。Lesson于1966年首次提出了VCO的相位噪声模型[5]，随后很多研究人员在此基础上开展了更深入的研究，针对其中的F参数进行了优化和补充。考虑振荡器的周期是时变特性之后，Hajimiri提出脉冲敏感函数对相位噪声进行研究[6]，理论上只要知道噪声源的功率谱密度，噪声注入点的电荷最大变化量以及稳态振荡输出波形，即可对相位噪声进行预估。基于VCO中MOS管的大信号非线性工作特性，Abidi提出了非线性时不变相位噪声模型[7]，该模型是对Lesson模型的改进，对谐振腔热噪声，尾电流热噪声，交叉耦合管热噪声，闪烁噪声上变频及基频调制进行了分析及研究。VCO相位噪声主要有3个来源:LC谐振腔的噪声，主要是热噪声，尾电流管2倍频附近的热噪声及1/f噪声；交叉耦合管的噪声。谐振腔噪声性能改善主要通过设计高品质因数（Q值）的电感电容来实现。通常谐振腔中电感的Q值最低，对相位噪声影响最大，因此好的振荡器设计往往采用自己优化设计的电感，而不是直接调用工艺库中的电感。交叉耦合管是VCO中的一个非线性元件，会将尾电流管二倍频附近的噪声下变频至本振频率附近，产生幅度调制噪声和相位调制噪声，通过优化交叉耦合管尺寸，能够减小其闪烁噪声和AM-PM转换。伪电流源的噪声是VCO最主要的噪声来源，降低尾电流对相位噪声影响的主要技术有：（1）尾电流处大袋内容滤波技术和尾电流管与交叉耦合管间加入LC谐振网络，提供二倍频附近的高阻抗[8]；（2）采用脉冲式的尾电流源[9]；（3）偏置电阻网络代替尾电流。上述针对VCO提出的相位噪声理论同样也适用于DCO，同时基于DCO自身的特点，还存在量化噪声和Sigma;Delta;调制器噪声的影响。
全数字锁相环在通信时钟产生等领域中的具体应用，对DCO的相位噪声提出了苛刻的要求，因此，低相位噪声DCO电路的设计受到了广泛的关注。设计者根据DCO相位噪声理论，从电路直流工作点设置、器件选型、器件尺寸设计等方面优化相位噪声，并有有选择的采用各种相位噪声一直技术，进一步减小相位噪声。但传统DCO中采用MOS变容管作为精调开关电容单元，限制了单位开关电容值的减小，从而无法有效减小频率调谐步长，改善相位噪声性能。为此研究人员提出了三种提高协调精度同时降低相位噪声的方法：（1）采用高速抖动变容管单元技术，通过时间平均，等效获得更小的单位开关电容，实现高精度[10]；（2）采用模数转换器控制变容单元，以使开关电容减小，实现高调谐精度[11]。（3）采用改进型变容管单元，以使单位开关减小，实现高调谐精度。其中前两种方案需分别使用调制器和模数转换器电路单元，增加了电路设计复杂度，而方案三结构简单自由度大，对DCO其他性能影响不显著，所以近年来获得了较多关注[12]。
高调谐线性度DCO设计的研究主要集中在两个方面：动态单元匹配技术和电容切换逻辑的优化。动态单元匹配技术在很多设计中都有涉及，即通过动态平均技术实现平均值的稳定，消除随机误差，该技术目前已经比较成熟。电容切换逻辑优化的研究集中体现在自带译码电路的单位电容单元[13]，而奇数位和偶数位电容单元自带译码电路不同，这样可以使得电容阵列中的电容单元逐次加入到谐振网络当中，而在这个过程中每次只改变一个控制位信号，以获得较好的线性度。
[1]R.B.Staszewski, C.M.Huang, N.Barton, et al, ”A Digital Controlled Oscillator in a 90 nm Digital COMS Process for Mobile Phones”, Proceedings of IEEE International Solid-State Circuits Conference,pp.2203-2211,Nov.2005.
[2] R.B.Staszewski, D.Leipold, K.Muhamand, et al, ”Digitally Controlled Oscillator-Based Architecture for RF Frequency Synthesis in a Deep-Submicrometer CMOS Process”, IEEE Transactions on Circuits and System II, vol.50 No.11 Nov 2003
[3] C.M.Huang R.B.Staszewski N.Barton et al, “A Digital Controlled Oscillator System for SAW-Less Transmitters in Cellular Handsets” IEEE Journal of Solid-State Circuits, vol.41, No.5, May 2006
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
